333 lines
7.7 KiB
C
333 lines
7.7 KiB
C
|
/* SPDX-License-Identifier: GPL-2.0 */
|
||
|
|
/*
|
||
|
|
* Copyright (c) 2019 MediaTek Inc.
|
||
|
|
*/
|
||
|
|
|
||
|
|
#include <linux/kernel.h>
|
||
|
|
#include <mt-plat/mtk_devinfo.h>
|
||
|
|
#include <linux/of.h>
|
||
|
|
#include <linux/of_address.h>
|
||
|
|
#include <helio-dvfsrc-opp.h>
|
||
|
|
#include <helio-dvfsrc-qos.h>
|
||
|
|
|
||
|
|
#ifdef CONFIG_MTK_DRAMC
|
||
|
|
#include <mtk_dramc.h>
|
||
|
|
#endif
|
||
|
|
#define SOC_CPE_DETECT
|
||
|
|
|
||
|
|
#ifndef CONFIG_MTK_DRAMC
|
||
|
|
static int dram_steps_freq(unsigned int step)
|
||
|
|
{
|
||
|
|
pr_info("get dram steps_freq fail\n");
|
||
|
|
return 4266;
|
||
|
|
}
|
||
|
|
#endif
|
||
|
|
|
||
|
|
static int get_opp_min_ct(void)
|
||
|
|
{
|
||
|
|
int opp_min_ct = 3;
|
||
|
|
|
||
|
|
#if defined(CONFIG_ARM64) && \
|
||
|
|
defined(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES)
|
||
|
|
|
||
|
|
if ((strstr(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES,
|
||
|
|
"k85v1_64_hqact") != NULL) ||
|
||
|
|
(strstr(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES,
|
||
|
|
"evb6785_64_hqact") != NULL) ||
|
||
|
|
(strstr(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES,
|
||
|
|
"k85v1_64_ctighten") != NULL)) {
|
||
|
|
opp_min_ct = 2;
|
||
|
|
}
|
||
|
|
#endif
|
||
|
|
|
||
|
|
return opp_min_ct;
|
||
|
|
}
|
||
|
|
|
||
|
|
static int get_vb_volt(int vcore_opp)
|
||
|
|
{
|
||
|
|
int ret = 0;
|
||
|
|
int idx, idx2;
|
||
|
|
int opp_min_ct = get_opp_min_ct();
|
||
|
|
int ptpod = get_devinfo_with_index(64);
|
||
|
|
|
||
|
|
pr_info("%s: PTPOD: 0x%x\n", __func__, ptpod);
|
||
|
|
|
||
|
|
switch (vcore_opp) {
|
||
|
|
case VCORE_OPP_0:
|
||
|
|
idx = (ptpod >> 6) & 0x7;
|
||
|
|
if (idx >= opp_min_ct)
|
||
|
|
ret = 1;
|
||
|
|
break;
|
||
|
|
case VCORE_OPP_1:
|
||
|
|
idx = (ptpod >> 6) & 0x7;
|
||
|
|
idx2 = (ptpod >> 3) & 0x7;
|
||
|
|
if ((idx >= opp_min_ct) && (idx2 >= opp_min_ct))
|
||
|
|
ret = 1;
|
||
|
|
break;
|
||
|
|
case VCORE_OPP_2:
|
||
|
|
idx = ptpod & 0x7;
|
||
|
|
if (idx >= opp_min_ct)
|
||
|
|
ret = 1;
|
||
|
|
break;
|
||
|
|
default:
|
||
|
|
break;
|
||
|
|
}
|
||
|
|
return ret * 25000;
|
||
|
|
}
|
||
|
|
|
||
|
|
int ddr_level_to_step(int opp)
|
||
|
|
{
|
||
|
|
unsigned int step[] = {0, 1, 3, 5, 7, 9};
|
||
|
|
|
||
|
|
return step[opp];
|
||
|
|
}
|
||
|
|
|
||
|
|
void dvfsrc_opp_level_mapping(void)
|
||
|
|
{
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_0, VCORE_OPP_0);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_1, VCORE_OPP_0);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_2, VCORE_OPP_0);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_3, VCORE_OPP_0);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_4, VCORE_OPP_0);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_5, VCORE_OPP_1);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_6, VCORE_OPP_1);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_7, VCORE_OPP_1);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_8, VCORE_OPP_1);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_9, VCORE_OPP_2);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_10, VCORE_OPP_2);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_11, VCORE_OPP_2);
|
||
|
|
set_vcore_opp(VCORE_DVFS_OPP_12, VCORE_OPP_2);
|
||
|
|
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_0, DDR_OPP_0);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_1, DDR_OPP_1);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_2, DDR_OPP_2);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_3, DDR_OPP_3);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_4, DDR_OPP_4);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_5, DDR_OPP_1);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_6, DDR_OPP_2);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_7, DDR_OPP_3);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_8, DDR_OPP_4);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_9, DDR_OPP_2);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_10, DDR_OPP_3);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_11, DDR_OPP_4);
|
||
|
|
set_ddr_opp(VCORE_DVFS_OPP_12, DDR_OPP_5);
|
||
|
|
}
|
||
|
|
|
||
|
|
void dvfsrc_opp_table_init(void)
|
||
|
|
{
|
||
|
|
int i;
|
||
|
|
int vcore_opp, ddr_opp;
|
||
|
|
|
||
|
|
for (i = 0; i < VCORE_DVFS_OPP_NUM; i++) {
|
||
|
|
vcore_opp = get_vcore_opp(i);
|
||
|
|
ddr_opp = get_ddr_opp(i);
|
||
|
|
|
||
|
|
if (vcore_opp == VCORE_OPP_UNREQ || ddr_opp == DDR_OPP_UNREQ) {
|
||
|
|
set_opp_table(i, 0, 0);
|
||
|
|
continue;
|
||
|
|
}
|
||
|
|
set_opp_table(i, get_vcore_uv_table(vcore_opp),
|
||
|
|
dram_steps_freq(ddr_level_to_step(ddr_opp)) * 1000);
|
||
|
|
}
|
||
|
|
}
|
||
|
|
|
||
|
|
static int is_ct_support(void)
|
||
|
|
{
|
||
|
|
int ret = 0;
|
||
|
|
|
||
|
|
#if defined(CONFIG_ARM64) && \
|
||
|
|
defined(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES)
|
||
|
|
|
||
|
|
pr_info("[VcoreFS] flavor name: %s\n",
|
||
|
|
CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES);
|
||
|
|
|
||
|
|
if ((strstr(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES,
|
||
|
|
"k85v1_64_hqact") != NULL) ||
|
||
|
|
(strstr(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES,
|
||
|
|
"evb6785_64_hqact") != NULL) ||
|
||
|
|
(strstr(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES,
|
||
|
|
"k85v1_64_ctighten") != NULL)) {
|
||
|
|
pr_info("[VcoreFS]: CT flavor !!!\n");
|
||
|
|
return 1;
|
||
|
|
}
|
||
|
|
#endif
|
||
|
|
return ret;
|
||
|
|
}
|
||
|
|
|
||
|
|
static int is_aging_test(void)
|
||
|
|
{
|
||
|
|
int ret = 0;
|
||
|
|
|
||
|
|
#if defined(CONFIG_ARM64) && \
|
||
|
|
defined(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES)
|
||
|
|
|
||
|
|
pr_info("[VcoreFS] flavor name: %s\n",
|
||
|
|
CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES);
|
||
|
|
|
||
|
|
if ((strstr(CONFIG_BUILD_ARM64_DTB_OVERLAY_IMAGE_NAMES,
|
||
|
|
"k85v1_64_aging") != NULL)) {
|
||
|
|
pr_info("[VcoreFS]: AGING flavor !!!\n");
|
||
|
|
return 1;
|
||
|
|
}
|
||
|
|
#endif
|
||
|
|
return ret;
|
||
|
|
}
|
||
|
|
|
||
|
|
static int is_qea_test(void)
|
||
|
|
{
|
||
|
|
int ret = 0;
|
||
|
|
|
||
|
|
return ret;
|
||
|
|
}
|
||
|
|
|
||
|
|
static int __init dvfsrc_opp_init(void)
|
||
|
|
{
|
||
|
|
struct device_node *dvfsrc_node = NULL;
|
||
|
|
int vcore_opp_0_uv, vcore_opp_1_uv, vcore_opp_2_uv;
|
||
|
|
int i;
|
||
|
|
int is_vcore_qea = is_qea_test();
|
||
|
|
int is_vcore_ct = is_ct_support();
|
||
|
|
int is_vcore_aging = is_aging_test();
|
||
|
|
#ifdef SOC_CPE_DETECT
|
||
|
|
void __iomem *dvfsrc_base;
|
||
|
|
int vcore_arg = 0;
|
||
|
|
#endif
|
||
|
|
int doe_ct = 0;
|
||
|
|
int doe_vcore_mode = 0;
|
||
|
|
int dvfs_v_mode = 0;
|
||
|
|
|
||
|
|
set_pwrap_cmd(VCORE_OPP_0, 3);
|
||
|
|
set_pwrap_cmd(VCORE_OPP_1, 1);
|
||
|
|
set_pwrap_cmd(VCORE_OPP_2, 0);
|
||
|
|
|
||
|
|
vcore_opp_0_uv = 825000;
|
||
|
|
vcore_opp_1_uv = 725000;
|
||
|
|
vcore_opp_2_uv = 650000;
|
||
|
|
|
||
|
|
dvfsrc_node =
|
||
|
|
of_find_compatible_node(NULL, NULL, "mediatek,dvfsrc");
|
||
|
|
|
||
|
|
/* For Doe */
|
||
|
|
if (dvfsrc_node) {
|
||
|
|
if (of_property_read_u32(dvfsrc_node, "vcore_ct",
|
||
|
|
(u32 *) &doe_ct) == 0) {
|
||
|
|
is_vcore_ct = doe_ct;
|
||
|
|
pr_info("%s: DOE CT = %d\n", __func__, doe_ct);
|
||
|
|
}
|
||
|
|
if (of_property_read_u32(dvfsrc_node, "dvfs_v_mode",
|
||
|
|
(u32 *) &dvfs_v_mode) == 0)
|
||
|
|
pr_info("%s: DOE DVFS_V_MODE = %d\n",
|
||
|
|
__func__, dvfs_v_mode);
|
||
|
|
|
||
|
|
if (of_property_read_u32(dvfsrc_node, "doe_vcore_mode",
|
||
|
|
(u32 *) &doe_vcore_mode) == 0) {
|
||
|
|
pr_info("%s: DOE DRAM_VCORE_MODE = %d\n",
|
||
|
|
__func__, doe_vcore_mode);
|
||
|
|
if (doe_vcore_mode == 1) { /*Doe HV */
|
||
|
|
vcore_opp_0_uv = 868750;
|
||
|
|
vcore_opp_1_uv = 762500;
|
||
|
|
vcore_opp_2_uv = 687500;
|
||
|
|
} else if (doe_vcore_mode == 3) { /*Doe LV */
|
||
|
|
vcore_opp_0_uv = 781250;
|
||
|
|
vcore_opp_1_uv = 687500;
|
||
|
|
vcore_opp_2_uv = 612500;
|
||
|
|
} else {
|
||
|
|
doe_vcore_mode = 0;
|
||
|
|
}
|
||
|
|
}
|
||
|
|
}
|
||
|
|
|
||
|
|
if (doe_vcore_mode == 0) {
|
||
|
|
if (is_vcore_ct) {
|
||
|
|
#ifdef SOC_CPE_DETECT
|
||
|
|
if (dvfsrc_node) {
|
||
|
|
dvfsrc_base = of_iomap(dvfsrc_node, 0);
|
||
|
|
if (dvfsrc_base) {
|
||
|
|
vcore_arg = readl(dvfsrc_base + 0x94);
|
||
|
|
iounmap(dvfsrc_base);
|
||
|
|
}
|
||
|
|
pr_info("%s: vcore_cpe = %08x\n",
|
||
|
|
__func__, vcore_arg);
|
||
|
|
}
|
||
|
|
|
||
|
|
if (vcore_arg & 0x8) {
|
||
|
|
if (vcore_arg & 0x4)
|
||
|
|
vcore_opp_0_uv -=
|
||
|
|
get_vb_volt(VCORE_OPP_0);
|
||
|
|
if ((vcore_arg & 0x4) && (vcore_arg & 0x2))
|
||
|
|
vcore_opp_1_uv -=
|
||
|
|
get_vb_volt(VCORE_OPP_1);
|
||
|
|
} else {
|
||
|
|
pr_info("%s: CPE not support\n", __func__);
|
||
|
|
vcore_opp_0_uv -= get_vb_volt(VCORE_OPP_0);
|
||
|
|
vcore_opp_1_uv -= get_vb_volt(VCORE_OPP_1);
|
||
|
|
}
|
||
|
|
#else
|
||
|
|
vcore_opp_0_uv -= get_vb_volt(VCORE_OPP_0);
|
||
|
|
vcore_opp_1_uv -= get_vb_volt(VCORE_OPP_1);
|
||
|
|
#endif
|
||
|
|
}
|
||
|
|
if (is_vcore_qea || (dvfs_v_mode == 3)) { /* LV */
|
||
|
|
if (vcore_opp_0_uv == 800000)
|
||
|
|
vcore_opp_0_uv = 756250;
|
||
|
|
else
|
||
|
|
vcore_opp_0_uv = 781250;
|
||
|
|
|
||
|
|
if (vcore_opp_1_uv == 700000)
|
||
|
|
vcore_opp_1_uv = 662500;
|
||
|
|
else
|
||
|
|
vcore_opp_1_uv = 687500;
|
||
|
|
|
||
|
|
vcore_opp_2_uv = 612500;
|
||
|
|
} else if (dvfs_v_mode == 1) { /* HV */
|
||
|
|
if (vcore_opp_0_uv == 800000)
|
||
|
|
vcore_opp_0_uv = 843750;
|
||
|
|
else
|
||
|
|
vcore_opp_0_uv = 868750;
|
||
|
|
|
||
|
|
if (vcore_opp_1_uv == 700000)
|
||
|
|
vcore_opp_1_uv = 737500;
|
||
|
|
else
|
||
|
|
vcore_opp_1_uv = 762500;
|
||
|
|
|
||
|
|
vcore_opp_2_uv = 687500;
|
||
|
|
} else if (is_vcore_aging) {
|
||
|
|
vcore_opp_0_uv = vcore_opp_0_uv - 12500;
|
||
|
|
vcore_opp_1_uv = vcore_opp_1_uv - 12500;
|
||
|
|
vcore_opp_2_uv = vcore_opp_2_uv - 12500;
|
||
|
|
}
|
||
|
|
}
|
||
|
|
|
||
|
|
pr_info("%s: CT=%d, AGING=%d, QEA=%d, VMODE=%d\n",
|
||
|
|
__func__,
|
||
|
|
is_vcore_ct,
|
||
|
|
is_vcore_aging,
|
||
|
|
is_vcore_qea,
|
||
|
|
dvfs_v_mode);
|
||
|
|
|
||
|
|
pr_info("%s: FINAL vcore_opp_uv: %d, %d, %d\n",
|
||
|
|
__func__,
|
||
|
|
vcore_opp_0_uv,
|
||
|
|
vcore_opp_1_uv,
|
||
|
|
vcore_opp_2_uv);
|
||
|
|
|
||
|
|
set_vcore_uv_table(VCORE_OPP_0, vcore_opp_0_uv);
|
||
|
|
set_vcore_uv_table(VCORE_OPP_1, vcore_opp_1_uv);
|
||
|
|
set_vcore_uv_table(VCORE_OPP_2, vcore_opp_2_uv);
|
||
|
|
|
||
|
|
/* meta vcore opp*/
|
||
|
|
spm_dvfs_pwrap_cmd(2,
|
||
|
|
vcore_uv_to_pmic((vcore_opp_0_uv + vcore_opp_1_uv) >> 1));
|
||
|
|
|
||
|
|
|
||
|
|
for (i = 0; i < DDR_OPP_NUM; i++) {
|
||
|
|
set_opp_ddr_freq(i,
|
||
|
|
dram_steps_freq(ddr_level_to_step(i)) * 1000);
|
||
|
|
}
|
||
|
|
|
||
|
|
return 0;
|
||
|
|
}
|
||
|
|
|
||
|
|
fs_initcall_sync(dvfsrc_opp_init)
|
||
|
|
|